摘 要：本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于PCI總線的高速數(shù)據(jù)采集系統(tǒng)，主要包括模擬輸入、采集、數(shù)據(jù)傳輸存儲以及計(jì)算機(jī)接口等部分。此系統(tǒng)可用于對雷達(dá)信號進(jìn)行實(shí)時(shí)的高速采集，其性能和指標(biāo)均滿足要求。 關(guān)鍵詞：高速數(shù)據(jù)采集 A/D 轉(zhuǎn)換 PCI總線 0 引言 　　高速數(shù)據(jù)采集系統(tǒng)作為現(xiàn)代信號處理與信息處理的基礎(chǔ)，近年來隨著新的A/D器件的不斷推出而得到了較大的發(fā)展。但通用型高速數(shù)據(jù)采集系統(tǒng)昂貴的產(chǎn)品價(jià)格讓人望而生畏。因而，尋找一種使用方便的A/D轉(zhuǎn)換器件，通過簡單的電路設(shè)計(jì)來獲得性能優(yōu)良的高速數(shù)據(jù)采集系統(tǒng)一直是工程設(shè)計(jì)中追求的目標(biāo)。本文介紹了一種高速數(shù)據(jù)采集系統(tǒng)，可以對一般雷達(dá)頻率信號進(jìn)行數(shù)據(jù)采集，并且實(shí)現(xiàn)與微機(jī)接口，便于對采集信號的后期處理。 1 系統(tǒng)功能及結(jié)構(gòu) 　　本系統(tǒng)是基于雷達(dá)頻率信號的采集，其設(shè)計(jì)指標(biāo)如下： 　　a. 數(shù)據(jù)采集精度為12bits，數(shù)據(jù)采樣率為10MHz; 　　b. 信號預(yù)處理配置靈活，能夠適用多種形式的模擬信號輸入; 　　c. 通過PCI總線與計(jì)算機(jī)高速接口; 　　d. 采用高速大容量緩存; 　　e. 系統(tǒng)控制邏輯由CPLD完成; 　　f. 系統(tǒng)穩(wěn)定，可靠; 　　從信號處理角度看，10MHz速度基本滿足大多數(shù)雷達(dá)信號處理的要求;12位精度足夠保證雷達(dá)信號處理，例如動(dòng)目標(biāo)檢測的要求。 　　系統(tǒng)結(jié)構(gòu)框圖如圖1： [align=center] 圖1：系統(tǒng)結(jié)構(gòu)框圖[/align] 　　系統(tǒng)主要包括緩沖放大、A/D轉(zhuǎn)換、數(shù)據(jù)鎖存、FIFO緩存、PCI總線控制及CPLD控制等幾個(gè)部分。 2 緩沖放大與A/D變換 　　模擬信號預(yù)處理是影響系統(tǒng)性能的一個(gè)重要因素，設(shè)計(jì)時(shí)必須考慮兩方面的問題：1.保證信號質(zhì)量，提高信噪比，盡量減少畸變。2.將信號變換成適合ADC處理的幅度并提供足夠的驅(qū)動(dòng)能力。由于考慮到高速高精度的技術(shù)指標(biāo)，使用AD公司的AD8011作為高分辨率ADC緩沖器是比較合適的一種選擇，因?yàn)樗哂锌焖俳r(shí)間、寬帶、低失真和單位帶寬增益高等特點(diǎn)。 　　AD9220是美國模擬器件公司（ANALOG DEVICES COMPANY,簡稱AD）生產(chǎn)的高性能、單電源10MHz,12位模數(shù)轉(zhuǎn)換器。它采用低成本、高速度的CMOS處理技術(shù)新穎的結(jié)構(gòu)以在小功耗情況下仍能達(dá)到較高的轉(zhuǎn)換速度。它是一個(gè)完整的單片ADC電路，片內(nèi)帶有高性能、低噪聲的跟蹤/保持放大器和一個(gè)可編程電壓基準(zhǔn)源。為了滿足應(yīng)用中對直流精度和溫度漂移要求，也允許外接基準(zhǔn)點(diǎn)源。AD9220具有四級流水線結(jié)構(gòu)，輸出還有誤差校正，以保證在全部工作溫度范圍內(nèi)具有10MHz采樣速率和12位精度，不丟碼，并且還有一位溢出標(biāo)志。此外，單片結(jié)構(gòu)也提高了可靠性進(jìn)而能改善系統(tǒng)的可靠性并降低設(shè)計(jì)成本。AD9220原理圖、時(shí)序圖如圖3、圖4所示： [align=center] 圖3：AD9220原理圖[/align] [align=center] 圖4：AD9220定時(shí)關(guān)系[/align] 3 PCI總線控制器 　　基于微機(jī)的數(shù)據(jù)采集、處理系統(tǒng)中，計(jì)算機(jī)接口卡是其中的關(guān)鍵硬件設(shè)備。然而由于PCI總線協(xié)議的復(fù)雜性，PCI接口卡的設(shè)計(jì)是一項(xiàng)難度非常大的工作。但如果采用專用的PCI接口芯片，則設(shè)計(jì)就可以避開復(fù)雜的PCI總線協(xié)議，大大縮短系統(tǒng)開發(fā)周期。 　　PCI總線是一個(gè)AD、C/BE#復(fù)用的總線。它采用主從信號雙向握手的方式來控制數(shù)據(jù)的傳輸，其接口電路的設(shè)計(jì)與傳統(tǒng)總線接口電路的設(shè)計(jì)沒有多大區(qū)別。一般來說，一個(gè)PCI接口電路應(yīng)當(dāng)完成以下功能：a.地址譯碼及命令譯碼。B.地址產(chǎn)生電路。C.控制信號的產(chǎn)生。AMCC公司的S5933總線控制器是一種功能強(qiáng)大、使用靈活的總線控制芯片。它符合PCI局部總線規(guī)范2.1版，可作為PCI總線從設(shè)備（SLAVE）,實(shí)現(xiàn)基本的傳送要求;也可作為PCI總線的主設(shè)備（MASTER）,訪問其他PCI總線設(shè)備。S5933其峰值數(shù)據(jù)傳送速率可達(dá)132MB/s。S5933提供了三種物理總線接口：PCI總線接口、ADD-ON總線接口及外部配置存儲器接口。數(shù)據(jù)傳送可以在PCI與ADD-ON總線之間進(jìn)行，也可以在PCI總線與外部配置寄存器之間進(jìn)行。PCI與ADD-ON總線之間的數(shù)據(jù)傳輸可以通過三種通道來實(shí)現(xiàn)：郵箱寄存器通道（MAILBOX）、FIFO通道和PASS-THRU通道。 　　S5933提供兩個(gè)單獨(dú)的 FIFO數(shù)據(jù)通道,分別實(shí)現(xiàn)從PCI到ADD-ON和ADD-ON到PCI的數(shù)據(jù)傳輸。這兩個(gè)FIFO均支持PCI總線主設(shè)備操作，支持?jǐn)?shù)據(jù)突發(fā)傳送。在本系統(tǒng)中，我們利用了S5933的ADD_ON TO PCI FIFO通道，通過ADD-ON總線啟動(dòng)S5933的總線控制功能。并可以通過外加級聯(lián)FIFO緩存來增加S5933內(nèi)部FIFO的深度。 　　外部FIFO選用的是IDT公司的IDT732653。ADD-ON接口設(shè)置為同步傳輸，時(shí)鐘為33MHz。系統(tǒng)中，先進(jìn)先出緩存采用了IDT公司的單片、高速、低功耗CMOS雙向FIFO IDT723653。該FIFO的雙口時(shí)鐘可以同步，也可以異步。傳輸控制選用ALTERA公司的EPM7128來實(shí)現(xiàn)對數(shù)據(jù)傳輸邏輯控制。 　　S5933初始化是由配置存儲器在系統(tǒng)配置周期自動(dòng)加載，在本系統(tǒng)中我們利用并行29C512存儲器作為S5933的配置存儲器。 4 控制塊與CPLD設(shè)計(jì) 　　系統(tǒng)時(shí)序仿真如圖5： [align=center] 圖5：系統(tǒng)仿真時(shí)序圖[/align] 　　其中，WRFULL為S5933內(nèi)部FIFO滿信號，高電平有效。BPCLK為S5933緩沖時(shí)鐘輸出。AF為FIFO可編程ALMOST FULL信號，低電平有效。AE為FIFO可編程ALMOST EMPTY信號，低電平有效。 　　在本設(shè)計(jì)中，S5933內(nèi)部FIFO寫采用的是同步工作方式，故WRFIFO為S5933內(nèi)部FIFO寫使能。LE1為鎖存器1時(shí)鐘，LE2為鎖存器2時(shí)鐘，OE為LE1、LE2鎖存輸出使能，低電平有效。CLKA,CLKB,ADCLK分別為FIFO PORTA,PORTB時(shí)鐘和采集轉(zhuǎn)換時(shí)鐘輸出。FIFOENA、FIFOENB分別為FIFO端口A和B寫入和輸出數(shù)據(jù)使能。在本設(shè)計(jì)中，外部FIFO兩個(gè)端口基于不同時(shí)鐘進(jìn)行工作。具體數(shù)據(jù)傳輸實(shí)現(xiàn)如下：A端口時(shí)鐘與A/D轉(zhuǎn)換時(shí)鐘同步。每兩次轉(zhuǎn)換數(shù)據(jù)通過鎖存器LE1，LE2鎖存以后通過使能OE，F(xiàn)IFOENA一起送到FIFO。B端口時(shí)鐘采用BPCLK。當(dāng)AF有效，WRFULL無效時(shí)，使能FIFOENB,WRFIFO信號。外部FIFO向S5933寫數(shù)據(jù)，直到WRFULL有效或AE有效。 　　在本系統(tǒng)中，整個(gè)數(shù)據(jù)傳輸通過DMA方式將數(shù)據(jù)傳送到系統(tǒng)內(nèi)存，不需CPU干預(yù)，完全由硬件實(shí)現(xiàn)，提高了數(shù)據(jù)傳送的效率。為充分利用總線帶寬，提高PCI數(shù)據(jù)傳輸速率，采用了兩個(gè)16位數(shù)據(jù)鎖存器，將AD變換以后的數(shù)據(jù)合成32位數(shù)據(jù)。數(shù)據(jù)經(jīng)FIFO緩存后由PCI接口芯片AMCC S5933送入內(nèi)存。 5 結(jié)束語 　　本系統(tǒng)適用于雷達(dá)信號的采集處理系統(tǒng)，利用PCI總線的高速特性，實(shí)現(xiàn)了數(shù)據(jù)實(shí)時(shí)采集、傳輸和存儲，有效的解決了高速數(shù)據(jù)采集系統(tǒng)中的數(shù)據(jù)傳輸和存儲等問題，其各項(xiàng)性能指標(biāo)滿足雷達(dá)信號處理需求。 參考文獻(xiàn)： 　　[1] 沈蘭蓀.高速數(shù)據(jù)采集系統(tǒng)的原理與應(yīng)用.北京：電子郵電出版社 ，1995 　　[2] [美] Tom Shanley ，Don Anderson，劉暉等譯.PCI系統(tǒng)結(jié)構(gòu) .北京：電子工業(yè)出版社，2000.7 　　[3] AMCC公司S5933 Data Book 　　[4] ALTERA公司產(chǎn)品手冊 　　[5] AD公司AD9220 Data Book